隨著數(shù)據(jù)中心流量的暴增，基于傳統(tǒng)X86服務(wù)器的負(fù)載均衡解決方案，越來越難于滿足數(shù)據(jù)中心發(fā)展對(duì)包轉(zhuǎn)發(fā)性能、包轉(zhuǎn)發(fā)延遲、流表查詢性能和延遲的需求，負(fù)載均衡的性能成為了制約DC出入口的性能瓶頸之一。

當(dāng)前數(shù)據(jù)中心主流的LoadBalancer都采用多臺(tái)服務(wù)器來實(shí)現(xiàn)，在大流量下性能和延遲都受到較大的影響，對(duì)于網(wǎng)絡(luò)業(yè)務(wù)的處理和卸載，正是FPGA所擅長(zhǎng)的一方面。LoadBalancer加速解決方案以Xilinx Alevo U200加速卡作為載體，通過FPGA對(duì)LoadBalancer的快速路徑的查表轉(zhuǎn)發(fā)進(jìn)行加速，可以讓單臺(tái)服務(wù)器的流量處理性能提升4到5倍，數(shù)據(jù)包的轉(zhuǎn)發(fā)延遲降低1到2個(gè)數(shù)量級(jí)，從而提升整體LB pool的性能，或者在同等LB性能情況下降低Server使用數(shù)量，節(jié)省部署成本。

基于FPGA的數(shù)據(jù)中心負(fù)載均衡加速解決方案搭配Alveo U200加速卡，通過基于FPGA的底層硬件加速，有效的解決了LB的包轉(zhuǎn)發(fā)性能和包轉(zhuǎn)發(fā)延遲，以及流表的查表性能和延遲等問題，能夠數(shù)倍提升LB處理性能并有效提升數(shù)據(jù)中心服務(wù)的客戶體驗(yàn)。本解決可協(xié)助服務(wù)器快速創(chuàng)建連接，具備超大表項(xiàng)容量和超高查表轉(zhuǎn)發(fā)性能，方案主要應(yīng)用于數(shù)據(jù)中心，提供網(wǎng)關(guān)加速服務(wù)。