近日2019賽靈思開發(fā)者大會（XDF）在北京國家會議中心隆重召開，來自全球領先的FPGA企業(yè)、系統(tǒng)開發(fā)專家、合作伙伴匯聚一堂，集中展示分享了各自在數(shù)據(jù)中心、人工智能分析、5G、網(wǎng)絡加速等領域的創(chuàng)新性成果以及對前沿技術的領袖意見，展現(xiàn)出FPGA生態(tài)發(fā)展的澎湃生機。

在本屆大會上，恒揚數(shù)據(jù)全新發(fā)布基于FPGA的數(shù)據(jù)中心負載均衡加速解決方案。對數(shù)據(jù)中心而言，隨著流量的迅速增加，基于傳統(tǒng)X86服務器的負載均衡解決方案，越來越難于滿足其對包轉發(fā)性能、包轉發(fā)延遲、流表查詢性能和延遲的需求，負載均衡性能低下已經(jīng)成為制約DC出入口性能的重要瓶頸。

恒揚數(shù)據(jù)數(shù)據(jù)中心負載均衡加速解決方案通過對基于FPGA的底層硬件加速，有效解決了LB的包轉發(fā)性能和包轉發(fā)延遲，以及流表的查表性能和延遲等問題，成功部署方案后可數(shù)倍提升LB處理性能并有效提升數(shù)據(jù)中心服務的客戶體驗。該方案搭配硬件加速卡，可協(xié)助服務器快速創(chuàng)建連接，超大表項容量和超高查表轉發(fā)性能表現(xiàn)出色，是數(shù)據(jù)中心網(wǎng)關加速服務的不二之選。

在會議首日，針對LoadBalancer加速解決方案，恒揚數(shù)據(jù)智能計算部PDT總監(jiān)張軍就這一主題與參會者進行了技術分享。張軍表示：當前數(shù)據(jù)中心主流的LoadBalancer都采用多臺服務器來實現(xiàn)，在大流量下性能和延遲都受到較大的影響，對于網(wǎng)絡業(yè)務的處理和卸載，正是FPGA所擅長的一方面。LoadBalancer加速解決方案以硬件加速卡作為載體，通過FPGA對LoadBalancer的快速路徑的查表轉發(fā)進行加速，可以讓單臺服務器的流量處理性能提升4到5倍，數(shù)據(jù)包的轉發(fā)延遲降低1到2個數(shù)量級，從而提升整體LB pool的性能，或者在同等LB性能情況下降低Server使用數(shù)量，節(jié)省部署成本，真正釋放出更多創(chuàng)新活力。